하이퍼스레딩

您所在的位置:网站首页 intel hyper-threading 하이퍼스레딩

하이퍼스레딩

#하이퍼스레딩| 来源: 网络整理| 查看: 265

HTT를 표면상 기술한 그림. RAM에서 명령을 페치(fetch)하고 (다른 색으로 칠된 상자들은 다른 프로그램 네 개의 명령을 의미), 프론트엔드에 의해 디코딩 후 재정렬한 다음 (흰 상자는 파이프라인 버블을 의미), 동일한 클럭 사이클 동안 다른 프로그램 두 개에서 명령을 실행할 수 있는 실행 코어로 전달된다.[1][2][3]

하이퍼스레딩(영어: Hyper-Threading Technology, Hyper-threading, HT Technology, 이하 HTT)은 인텔이 동시 멀티스레딩을 구현한 기술이다. 물리상 실행 장치 한 개에 가상 실행 장치(virtual 또는 logical core) 두 개를 할당해 성능을 높이려는 기술이다. 운영 체제는 코어 한 개당 스레드가 두 개씩 추가되어 싱글 코어(1개)는 듀얼 코어(2개), 듀얼 코어(2개)는 쿼드코어(4개), 트리플 코어(3개)는 헥사(6개)코어, 쿼드코어(4개)는 옥타코어(8개), 헥사(6개)코어는 도데카(12개)코어, 옥타코어(8개)는 헥사 데시멀 코어(16개)가 장착 되어있다고 인식한다.

발전[편집]

넷버스트 마이크로아키텍처에 기초한 CPU들 중 노스우드 코어를 시작으로 프레스캇, 시더밀 코어가 하이퍼 스레딩 기술을 지원했으나 에너지 비효율성을 비평받았는데 이를테면 저전력 CPU 설계사 ARM은 동시 멀티스레딩이 듀얼 CPU 설계에서 보다 전력 최대 46% 이상을 사용할 수 있다고 언급했고 SMT가 캐시 스레싱을 42%까지 증대하게 하는데 듀얼 코어는 37% 감소하게 한다고 언급하였다.[4] 이러한 이유로 인텔은 SMT를 잠시 개발 중인 마이크로아키텍처에서 제거하려 한 적도 있었으나 넷버스트 아키텍처의 단점 중 하나인 고클럭 상태에서의 낮은 처리 능력을 상쇄하고자 제거할 수 없었다.

넷버스트 마이크로아키텍처 이후 세대 즉 코어 마이크로아키텍처에 기초한 CPU들은 넷버스트 아키텍처의 단점을 폐호해 이 기술을 제거하게 됐고 하이퍼 스레딩은 코어 마이크로아키텍처의 차세대인 네할렘 마이크로아키텍처를 목적한 계획으로 남게 됐다. 그 후 네할렘 마이크로아키텍처에 토대한 인텔 코어 i7부터 전보다 개량된 하이퍼 스레딩 기술이 탑재됐다.

성능[편집]

기술 특성상 하이퍼 스레딩은 대체로 그것에 최적화한 소프트웨어의 작업에서는 사용하지 않았을 때보다 성능을 높은 일변, 그렇지 않은 작업 대부분에서는 비슷하거나 오히려 성능을 떨어뜨리는데 이것은 예전의 넷버스트 마이크로아키텍처에 기초한 CPU와 최신의 네할렘 마이크로아키텍처에 기초한 CPU에서 유사하게 나타나는 특징이다. 예컨대 x264 같은 일부 인코딩 프로그램이나 포토샵 등은 성능이 향상되나 웹 서버용 애플리케이션이나 과학 계산용 프로그램 등은 성능이 저하된다.[5]

각주[편집] ↑ Jon Stokes (2002년 10월 3일). “Introduction to Multithreading, Superthreading and Hyperthreading”. Ars Technica. 2–3쪽. 2015년 9월 30일에 확인함.  ↑ Deborah T. Marr; Frank Binns; David L. Hill; Glenn Hinton; David A. Koufaty; J. Alan Miller; Michael Upton (2006년 12월 12일). “Hyper-Threading Technology Architecture and Microarchitecture” (PDF). 《cs.sfu.ca》. 2015년 9월 23일에 원본 문서 (PDF)에서 보존된 문서. 2015년 9월 30일에 확인함.  ↑ Anand Lal Shimpi (2012년 10월 5일). “The Haswell Front End – Intel's Haswell Architecture Analyzed”. AnandTech. 2015년 9월 30일에 확인함.  ↑ the Inquirer의 기사 ARM is no fan of HyperThreading Archived 2007년 3월 13일 - 웨이백 머신 (영어) ↑ iXBT Labs의 기사 Intel Core i7 In Detail (영어) 및 해당 기사를 우리글로 옮긴 기글하드웨어 웹사이트의 게시물 Core i7에 대한 고찰...(Trubo Boost, HT) 같이 보기[편집] 동시 멀티스레딩 멀티 코어 외부 링크[편집] 인텔의 하이퍼스레딩 살펴 보기 하이퍼스레딩 살펴 보기 (OSDEV 커뮤니티) 소개글 vte프로세서 기술구조 튜링 기계 포스트 튜링 기계 범용 튜링 기계 양자 튜링 기계 벨트 머신 스택 머신 레지스터 머신 카운터 머신 포인터 머신 랜덤 접근 기계 랜덤 액세스 스토어드 프로그램 머신 유한 상태 기계 큐 오토마톤 폰 노이만 하버드 (수정됨) 데이터플로 TTA 셀룰러 인공신경망 기계 학습 딥 러닝 신경 처리 장치 (NPU) 돌림형 신경망 로드/스토어 아키텍처 레지스터 메모리 아키텍처 엔디언 FIFO 제로 카피 NUMA HUMA HSA 모바일 컴퓨팅 서피스 컴퓨팅 착용 컴퓨팅 이기종 컴퓨팅 병렬 컴퓨팅 병행 컴퓨팅 분산 컴퓨팅 클라우드 컴퓨팅 무정형 컴퓨팅 유비쿼터스 컴퓨팅 패브릭 컴퓨팅 재배열 컴퓨팅 인지 컴퓨팅 아날로그 컴퓨팅 기계식 컴퓨팅 하이브리드 컴퓨팅 디지털 컴퓨팅 DNA 컴퓨팅 펩타이드 컴퓨팅 화학 컴퓨팅 유기 컴퓨팅 웻웨어 컴퓨팅 양자 컴퓨터 신경 모방 컴퓨팅 광 컴퓨터 리버서블 컴퓨팅 비전통 컴퓨팅 하이퍼 계산 3진법 컴퓨터 대칭형 다중 처리 (SMP) 비대칭형 다중 처리 (AMP) 캐시 계층 메모리 계층 구조 ISA 유형 ASIP CISC RISC EDGE (TRIPS) VLIW (EPIC) MISC OISC NISC ZISC 비교 ISA X86 z/아키텍처 ARM MIPS 파워 아키텍처 (파워PC) SPARC 밀 아이테니엄 (IA-64) 알파 프리즘 슈퍼H V850 클리퍼 VAX 유니코어 PA-RISC 마이크로블레이즈 RISC-V 워드 크기 1비트 2비트 4비트 8비트 9비트 10비트 12비트 15비트 16비트 18비트 22비트 24비트 25비트 26비트 27비트 31비트 32비트 33비트 34비트 36비트 39비트 40비트 48비트 50비트 60비트 64비트 128비트 256비트 512비트 가변 실행 명령어 파이프라인 버블 피연산자 포워딩 비순차적 명령어 처리 레지스터 리네이밍 모의 실행 분기 예측 메모리 의존성 예측 하자드 병렬 레벨 비트 비트 직렬 워드 명령어 파이프라이닝 스칼라 슈퍼스칼라 태스크 스레드 프로세스 데이터 벡터 메모리 멀티스레딩 시간적 동시 (SMT) (하이퍼스레딩) SpMT 선점 협력형 클러스터 멀티스레드 (CMT) 하드웨어 스카웃 플린 분류 SISD SIMD (SWAR) SIMT MISD MIMD SPMD 어드레싱 모드 CPU 성능 초당 명령 수 (IPS) 클럭당 명령어 처리 횟수 (IPC) 명령어 당 사이클 (CPI) 플롭스 (FLOPS) 초당 트랜잭션 수 (TPS) SUPS 전성비 계산 차수 캐시 성능 측정 및 메트릭 코어 카운트 싱글 코어 프로세서 멀티 코어 매니코어 프로세서 유형 중앙 처리 장치 (CPU) GPGPU AI 가속기 시각 처리 장치 (VPU) 벡터 프로세서 배럴 프로세서 스트림 프로세서 디지털 신호 처리 장치 (DSP) 입출력 프로세서/DMA 컨트롤러 네트워크 프로세서 베이스밴드 프로세서 물리 처리 장치 (PPU) 코프로세서 안전한 암호 보조 처리기 주문형 반도체 FPGA FPOA 복합 프로그래머블 논리 소자 마이크로컨트롤러 마이크로프로세서 모바일 프로세서 노트북 프로세서 초저전압 프로세서 멀티 코어 매니코어 프로세서 타일 프로세서 멀티칩 모듈 (MCM) 칩 스택 멀티칩 모듈 단일 칩 시스템 (SoC) 멀티프로세서 시스템 온 칩 (MPSoC) 프로그래밍 가능 단일 칩 시스템 (PSoC) 네트워크 온 칩 (NoC) 구성 요소 실행 장치 (EU) 산술 논리 장치 (ALU) 주소 생성 장치 (AGU) 부동소수점 장치 (FPU) 로드 스토어 유닛 (LSU) 분기 예측 유니파이드 레저베이션 스테이션 배럴 시프터 언코어 Sum addressed decoder (SAD) 프론트 사이드 버스 백사이드 버스 노스브리지 사우스브리지 가산기 곱셈기 복호화 주소 디코더 멀티플렉서 멀티플렉서 레지스터 캐시 메모리 관리 장치 (MMU) IOMMU 통합 메모리 컨트롤러 (IMC) 전원 관리 장치 (PMU) 변환 색인 버퍼 (TLB) 스택 엔진 레지스터 파일 프로세서 레지스터 하드웨어 레지스터 메모리 버퍼 레지스터 (MBR) 프로그램 카운터 마이크로코드 ROM 데이터패스 제어 장치 인스트럭션 유닛 재배열 버퍼 버퍼 쓰기 버퍼 코프로세서 전자 개폐기 전자 회로 집적 회로 3차원 집적 회로 불리언 회로 디지털 회로 아날로그 회로 혼합 신호 집적 회로 전원 관리 집적 회로 퀀텀 회로 논리 회로 조합 논리 순차 논리 이미터 결합 논리 (ECL) 트랜지스터-트랜지스터 논리 (TTL) 글루 로직 퀀텀 게이트 게이트 배열 계수기 버스 반도체 소자 클럭 속도 CPU 배수 비전 칩 멤리스터 전원 관리 APM ACPI 동적 주파수 스케일링 동적 전압 스케일링 클럭 게이팅 하드웨어보안 NX 비트 인텔 MPX 인텔 시큐어 키 하드웨어 제한 (펌웨어) Software Guard Extensions (인텔 SGX) Trusted Execution Technology 신뢰 플랫폼 모듈 (TPM) 안전한 암호 보조 처리기 하드웨어 보안 모듈 헝즈칩 관련 항목 범용 CPU의 역사 vte병렬 컴퓨팅일반 클라우드 컴퓨팅 고성능 컴퓨팅 클러스터 컴퓨팅 분산 컴퓨팅 그리드 컴퓨팅 병렬화 수준 비트 명령어 데이터 테스크 스레드 슈퍼스레딩 하이퍼스레딩 이론 암달의 법칙 구스타프슨의 법칙 비용 효과 카프-플랫 척도 감속 스피드업 구성 요소 프로세스 스레드 파이버 PRAM 명령어 윈도우 조정 멀티스레딩 메모리 일관성 캐시 일관성 Barrier 동기화 애플리케이션 체크포인트 프로그래밍 모델(내재적 병렬성 외재적 병렬성 동시성) 플린의 분류학(SISD SIMD MISD MIMD) 스레드 하드웨어 다중 처리(대칭형 비대칭형) 메모리(NUMA COMA 분산 공유 분산 공유) SMT SMP MPP 슈퍼스칼라 벡터 프로세서 슈퍼컴퓨터 베어울프 API POSIX 스레드 OpenMP PVM MPI UPC 스레딩 빌딩 블록 Boost 전역 배열 Charm++ Cilk/실크 플러스 Co-array Fortran OpenCL CUDA 문제 처치 곤란 병렬 문제 그랜드 챌린지 문제 소프트웨어 락아웃 확장성 경쟁 상태 교착 상태 라이브락 결정론적 알고리즘 병렬 감속


【本文地址】


今日新闻


推荐新闻


    CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3